?Arm發(fā)布Artisan?物理IP

　　Arm宣布旗下Arm?Artisan?物理IP將應(yīng)用于臺積電基于Arm架構(gòu)的SoC設(shè)計22nm超低功耗(ULP)和超低漏電(ULL)平臺。臺積電22nmULP/ULL技術(shù)針對主流移動和物聯(lián)網(wǎng)設(shè)備進(jìn)行了優(yōu)化，與上一代臺積電28nm HPC+平臺相比，在提升基于Arm的SoC性能的同時，更顯著降低功耗和硅片面積。下面就隨嵌入式小編一起來了解一下相關(guān)內(nèi)容吧。

　　“本次發(fā)布的下一代工藝技術(shù)能夠以更低的功耗、在更小的面積上滿足更多的功能需求，”Arm物理設(shè)計事業(yè)群總經(jīng)理Gus Yeung指出，“Artisan物理IP與臺積電22nmULP/ULL技術(shù)的設(shè)計和制造成本優(yōu)勢相結(jié)合，將為我們雙方的合作伙伴帶來立竿見影的每毫瓦運算性能提升及硅片面積縮減兩方面優(yōu)勢?！?/p>

　　針對臺積電22nmULP/ULL工藝技術(shù)推出的Artisan物理IP包含了代工廠支持的內(nèi)存編譯器，針對下一代邊緣計算設(shè)備的低泄漏和低功耗要求進(jìn)行了優(yōu)化。除此之外，這些編譯器還附有超高密度和高性能的物理IP標(biāo)準(zhǔn)單元庫，其中含有電源管理套件和厚柵氧化物元件庫，以協(xié)助優(yōu)化低泄漏功耗。另外，最新的物理IP還提供了通用I/O解決方案，以確保性能、功耗和面積(PPA)的全面最優(yōu)化。

　　臺積電設(shè)計基礎(chǔ)架構(gòu)市場部高級總監(jiān)李碩表示：“Artisan 物理 IP使臺積電能夠加速流片(tape-out)時間，從而以更快的速度將針對主流物聯(lián)網(wǎng)和移動設(shè)備設(shè)計的尖端SoC推向市場?；陔p方在28nmHPC+平臺合作上的成功，臺積電和Arm不斷致力于在功耗和面積方面提供顯著的優(yōu)化，進(jìn)而為雙方的合作伙伴提供在更多設(shè)備上實現(xiàn)更優(yōu)邊緣計算體驗的可能?！?/p>

　　Arm物理IP是一套廣受信賴并已獲廣泛應(yīng)用的解決方案，每年由Arm合作伙伴出貨的集成電路(IC)超過100億個。臺積電22nmULP/ULL工藝技術(shù)針對Arm物理IP的整合目前正在積極推進(jìn)之中，致力于在2018年下半年為雙方共同的芯片合作伙伴實現(xiàn)流片(tape-out)。

    以上是關(guān)于嵌入式中-Arm發(fā)布Artisan?物理IP的相關(guān)介紹，如果想要了解更多相關(guān)信息，請多多關(guān)注eeworld，eeworld電子工程將給大家提供更全、更詳細(xì)、更新的資訊信息。